本申請係關於一種半導體裝置。該半導體裝置包含：基板；閘極堆疊，設置於該基板上方；及源極與汲極，鄰近設置於該閘極堆疊的兩側。該閘極堆疊包括：第一導電層；第一鐵電層，設置於該第一導電層上方；第二鐵電層，設置於該第一鐵電層上方；及第二導電層，設置於該第二鐵電層上方。本申請之半導體裝置具有低次臨限擺幅、可消除遲滯現象且可同時改良啟動電流等優點。
國科會
中華民國（發明）
I691078