近幾年可攜式裝置越來越熱門，功率消耗變成一個很重要的議題，傳統的SRAM陣列不論是在待機或者運作模式下，功率消耗都有非常大的缺點。本發明利用分段的堆疊電晶體特性降低漏電流和動態功率消耗。本實驗使用台積電90奈米(TSMC-90nm)製程，實驗結果顯示在32乘32位元的SRAM陣列時，本發明比傳統SRAM在靜態時平均可省38.45%漏電流功率消耗以及在寫入時可減少52.12%功率消耗。
中興大學
中華民國（發明）
I480871