搜尋結果: 2項
資工系 張延任老師
近幾年可攜式裝置越來越熱門，功率消耗變成一個很重要的議題，傳統的SRAM陣列不論是在待機或者運作模式下，功率消耗都有非常大的缺點。本發明利用分段的堆疊電晶體特性降低漏電流和動態功率消耗。本實驗使用台積電90奈米(TSMC-90nm)製程，實驗結果顯示在32乘32位元的SRAM陣列時，本發明比傳統SRAM在靜態時平均可省38.45%漏電流功率消耗以及在寫入時可減少52.12%功率消耗。
本發明提供一種靜態隨機存取記憶體，包含至少一記憶胞。每一記憶胞包括第一至第六連接端、第一與第二P型電晶體，及第一至第六N型電晶體。該靜態隨機存取記憶體還包含第七與第八N型電晶體。藉由該第二N型電晶體，可以提供另一寫入「1」的路徑。藉由串聯的該第五與第七電晶體以及串聯的該第五與第八電晶體，可以降低靜態功率消耗及動態功率消耗。
搜尋結果: 0項